2004, 09, 46-49
基于FPGA的BPM时号处理系统
基金项目(Foundation):
邮箱(Email):
DOI:
| 110 | 1 | 53 |
| 下载次数 | 被引频次 | 阅读次数 |
摘要：
与美国GPS授时系统相对比,列举了采用中国国家授时中心发播的标准授时信号作为同步时钟源的优势和必要性。提出了一种基于FPGA技术的BPM授时信号处理系统设计方案,给出了系统的整体结构、FPGA内部硬件资源的划分、设计了提取正弦波信号的互相关算法和基于VHDL的软件设计方案,FPGA硬件的速度是ns级的,这是当前任何单片机系统都难以达到的速度,因此本系统能更实时地、快速地提取时间信息,保证时钟的精度。
Abstract：
参考文献
[1]王小军.VHDL简明教程.北京:清华大学出版社,1997
[2]李广军.可编程ASIC设计及应用.成都:电子科技大学出版社,2000
基本信息:
中图分类号:P228.4
引用信息:
[1]李月乔.基于FPGA的BPM时号处理系统[J].无线电工程,2004(09):46-49.